Memoria de acceso aleatorio dinámica de alta velocidad DDR4

La DDR4 SDRAM, de ISSI, Integrated Silicon Solution Inc., es una memoria de alta velocidad, dinámica, acceso aleatorio configurada internamente como dieciséis bancos, cuatro grupos bancarios con cuatro bancos para cada grupo del Banco (para x4/x8), y Banco de ocho bancos, 2 grupos de banco con 4 bancos para cada grupo (para x16 DRAM). La SDRAM DDR4 utiliza una arquitectura de 8n prefetch para lograr la operación de alta velocidad. La arquitectura de 8n prefetch se combina con una interfaz diseñada para transferir dos datos ciclo de palabras por reloj en los pines de E/S. Una operación de sólo lectura o escritura para la SDRAM DDR4 consiste de una transferencia única de datos de reloj de 8n bits de ancho, en núcleo interno de DRAM y ocho n bits de ancho correspondientes, transferencias de datos de reloj de media en los pines de E/S.

La operación de sólo lectura o escritura para la SDRAM DDR4 es orientada en ráfagas, comienza en un lugar seleccionado y continúa para una longitud de ráfaga de ocho o una explosión "picada" de cuatro en una secuencia programada. La operación comienza con el registro de un comando de activación que es seguido por un comando de lectura o escritura. Los bits de dirección registrados coincidentes con el comando de ACTIVAR se utilizan para seleccionar el banco y fila a activarse (BG0-BG1 en x4/8 y BG0 en x16 seleccionan el grupo del banco, BA0-BA1 selecciona el banco y A0-A14 selecciona la fila). Los bits de dirección registrados coincidentes con los comandos de lectura o escritura se utilizan para seleccionar la ubicación inicial de la columna para la operación de descarga, determinar si el comando de auto-precarga debe emitirse (por la A10) y seleccionar el modo AC4 o BL8 "on the fly" (por A12) si está habilitado en el registro de modo.