Placa FPGA Basys™3 Artix-7

Basys3 de Digilent es una placa FPGA de nivel de entrada diseñada exclusivamente para la Vivado Design Suite, que cuenta con la arquitectura FPGA Xilinx Artix-7. Basys3 es la nueva incorporación a la popular línea de placas FPGA de inicio de Basys. Basys3 incluye las características estándar que ofrecen todas las placas Basys: hardware completo listo para usar, una gran colección de dispositivos de E/S en placa, todos los circuitos de apoyo FPGA y una versión libre de herramientas de desarrollo, todo a un precio rentable para los estudiantes.

Ahora con el Basys3, Digilent ofrece a los estudiantes una mejor representación de ingeniería de nivel profesional mediante la mejora de los conjuntos de características. Estas mejoras incluyen:

Más E/S:

Doble cantidad de interruptores de interfaz de usuario, doble cantidad de salidas en placa, puertos externos actualizados (con un aumento de Pmods de fila única y 6 clavijas a Pmods de doble fila y 12 clavijas) y un puente USB-UART.

Desafíos actuales de programación:

Debido a la migración desde la familia Spartan 3E a la clase de dispositivo Artix-7, el Basys3 ofrece un aumento sustancial de las capacidades de hardware. Con la nueva FPGA Artix se pueden encontrar un número 15 veces mayor de celdas lógicas (desde 2,160 a 33,280) y la actualización desde multiplicadores hasta porciones DSP verdaderas. También agrega más de 26 veces la cantidad de RAM.

Primer suite de diseño de la industria con potencia SOC:

El cambio más significativo en la Basys3 es la actualización a Vivado Design Suite de Xilinx. Vivado Design Suite es la cadena de herramientas de diseño más moderna utilizada por ingenieros profesionales en todo el mundo. Vivado ofrece una experiencia de usuario mejorada para ISE con capacidades expandidas, como integración de IP basada en bloques con el integrador IP Vivado, la síntesis de nivel alto de Vivado (solo disponible con Vivado System Edition) para reducir el desarrollo en hasta 10 veces y la integración del diseño DSP basado en modelos con el generador del sistema para DSP.

• 33,280 celdas lógicas en 5200 porciones (cada porción contiene cuatro LUT de 6 entradas y 8 flip-flops)
• 1,800 Kbits de RAM de bloqueo rápido
• Cinco CMT, cada uno con una fase de bucle cerrado (PLL)
• 90 porciones DSP
• Velocidades de reloj interno superiores a 450 MHz
• Convertidor de analógico a digital (XADC) en chip
• 16 switches de usuario
• 16 ledes de usuario
• 5 pulsadores de usuario
• Pantalla de 4 dígitos y 7 segmentos
• 4 conectores Pmod
• 3 Pmod estándar de 12 pines
• 1 Pmod de uso doble para señal XADC o estándar
• Salida VGA de 12 bits
• Puente de USB a UART
• Flash serial
• Puerto USB a JTAG Digilent para programación y comunicación FPGA
• Host USB HID para mouse, teclados y memoria extraíble