Conceptos básicos de los DDS y cómo seleccionarlos y usarlos

Por Art Pini

Colaboración de Editores de Digi-Key de América del Norte

A medida que se multiplican los dispositivos inalámbricos, los diseñadores utilizan formas de onda cada vez más complejas y variables para cumplir con los requisitos de aplicación en términos de velocidad de datos, reducción de interferencias, costo, espacio y bajo consumo de energía. Estas formas de onda necesitan fuentes de RF (radiofrecuencia) estables que se puedan sintonizar según la demanda y que sean ágiles en cuanto a frecuencia y fase. Al mismo tiempo, las fuentes también deben proporcionar un alto grado de pureza de señal. La solución para esta serie de requisitos se encuentra en los DDS.

El DDS genera formas de onda analógicas utilizando métodos digitales, lo que permite aprovechar tanto la programación digital como los mayores niveles de integración y el menor costo. Además, el DDS permite cambiar casi instantáneamente la frecuencia o la fase, lo que lo convierte en una fuente principal de técnicas avanzadas de modulación digital, tales como la FSK (modulación por desplazamiento de frecuencia) y el espectro ensanchado. También permite utilizar técnicas de reducción de interferencias, como el salto de frecuencia. Como consecuencia, los CI (circuitos integrados) para DDS aumentan y reemplazan rápidamente los PLL (circuitos de sincronización de fase) tradicionales y otras fuentes de RF analógicas, a la vez que ofrecen alta estabilidad y pureza de señal.

Este artículo analizará los conceptos básicos de la tecnología de los DDS y la especificación de los CI para DDS. Luego presentará algunas soluciones adecuadas para los CI para DDS y mostrará la manera de aplicarlas eficazmente.

Funcionamiento de la síntesis digital directa

La síntesis digital se basa en un acumulador de fase que genera una serie de estados digitales, cuyo valor aumenta linealmente y forma una rampa numérica. Esta señal es periódica y representa la fase instantánea de la forma de onda de salida, que va desde cero a 2 pi radianes. Esta es la entrada digital a una tabla de búsqueda que convierte la rampa numérica en una onda sinusoidal (Figura 1). Si bien la forma de onda de salida más común de los DDS es la onda sinusoidal, las ondas de rampa, triangulares y cuadradas también se generan fácilmente.

El diagrama del DDS se basa en un acumulador de fase

Figura 1: El DDS se basa en un acumulador de fase que genera la fase instantánea de una forma de onda. Una tabla de búsqueda produce la conversión fase-amplitud que se aplica a un DAC, lo que genera la salida analógica deseada tras el filtrado. (Fuente de la imagen: Digi-Key Electronics)

La salida obtenida en la tabla de búsqueda de la conversión fase-amplitud se envía al DAC y se convierte en una forma de onda analógica, que generalmente es sinusoidal. Dado que la entrada al DAC consiste en una serie de valores muestreados, para la salida se necesitan pasos de cuantificación. Estos pasos producen imágenes espectrales en múltiplos de la tasa de muestreo del dominio de la frecuencia que no son deseadas. Un filtro de paso bajo, colocado después del DAC, suprime estas respuestas espectrales no deseadas.

Acumulador de fase

El acumulador de fase es un contador de módulo N que tiene 2N estados digitales que se incrementan para cada pulso de entrada de reloj del sistema. La magnitud del incremento depende del valor de la palabra de sintonía, M, aplicada a la etapa de sumador del acumulador. La palabra de sintonía fija la dimensión del incremento del contador. Esto determinará la frecuencia de la forma de onda de salida.

El acumulador de fase generalmente cuenta con 24-48 bits; a los 24 bits se observan 224 o 16,777,216 estados. Este número representa la cantidad de valores de fase entre 0 y 2 pi radianes o el incremento de fase que se puede alcanzar. Para un acumulador de fase de 24 bits, la resolución de fase es de 3.74 E-7 radianes. Si se emplea un acumulador de fase más grande, el incremento de fase se vuelve aún más fino.

Una forma de visualizar el funcionamiento del acumulador de fase es viéndolo como una rueda de fase (Figura 2).

Diagrama de vista simplificada del funcionamiento de un acumulador de fase de 16 estados.

Figura 2: Vista simplificada del funcionamiento de un acumulador de fase de 16 estados que utiliza una rueda de fase para visualizar la forma en que la palabra de sintonía afecta la frecuencia de salida del DDS. (Fuente de la imagen: Digi-Key Electronics)

Los estados del acumulador son periódicos y se representan como si yacieran en un círculo. Los puntos del círculo equivalen a todos los estados de fase del acumulador. En este caso, por simplicidad, el acumulador cuenta con 16 estados. Si la palabra de sintonía es igual a uno, como en el diagrama superior, el incremento del paso de cada reloj es uno y se seleccionan todos los estados durante el período completo.

La salida analógica de cada estado se proyecta a la derecha de la rueda de fase. Como este es un dispositivo cuantificado, la salida analógica mantiene el estado actual hasta que el reloj adelanta la rueda de fase al siguiente estado. La forma de onda de salida consiste en un solo ciclo de la onda sinusoidal cuantificada que contiene dieciséis valores.

En el diagrama inferior, el valor de la palabra de sintonía se establece en dos. Con esta configuración, se selecciona un estado cada dos en la rueda de fase. La salida analógica ahora consta de dos ciclos, cada uno con ocho amplitudes, lo que da un total de dieciséis estados. Con la palabra de sintonía fija en dos, la frecuencia de salida es ahora el doble del valor obtenido anteriormente.

La frecuencia de salida del DDS se establece a partir del valor de la palabra de sintonía y aumenta proporcionalmente a dicho valor. La tasa de muestreo permanece fija en la frecuencia de reloj del sistema, y el tiempo entre las muestras de salida es constante. Dado que la frecuencia de salida depende del incremento de la palabra de sintonía, a medida que aumenta su valor y hay menos saltos, la frecuencia es mayor. La palabra de sintonía se puede incrementar hasta que haya solo dos muestras por ciclo, lo que lleva la salida del DDS a la frecuencia Nyquist o la mitad de la frecuencia de reloj del sistema. En general, por su diseño, el DDS se limita a tener siempre una frecuencia de salida inferior al límite de Nyquist.

Junto con la frecuencia de reloj del sistema, la frecuencia de salida del DDS también depende del valor de la palabra de sintonía y de la longitud del acumulador. Se expresa mediante la ecuación 1:

Ecuación 1 Ecuación 1

Donde:

fout es la frecuencia de salida del DDS

M es el valor de la palabra de sintonía

fc es la frecuencia de reloj del sistema

N es la longitud del acumulador de fase

La salida del acumulador de fase, que es la fase instantánea de la forma de onda de salida, se utiliza para dirigir el convertidor de fase a amplitud. El convertidor de fase a amplitud genera una palabra digital, cuyo valor es la amplitud de la forma de onda sinusoidal para la fase de entrada.

Tenga en cuenta que la cantidad de bits utilizados para impulsar el convertidor de fase a amplitud es menor que la utilizada para el acumulador de fase. Este proceso se conoce como truncamiento de fase y sirve para reducir el área del molde y el consumo de energía de las etapas digitales que le siguen al acumulador de fase. Si bien causa algunos componentes espectrales de señal falsa, llamados ramales de truncamiento, se minimizan con un diseño cuidadoso.

Motivos para el filtro de paso bajo de salida

Las formas de onda que se muestran en la Figura 2 son ricas en armónicos debido al carácter escalonado. Como resultado, se requiere un filtro de paso bajo para eliminar tanto estos armónicos espectrales como las respuestas de frecuencias de señal falsa causadas por otros procesos dentro del DDS.

Por ejemplo, el espectro de salida del DDS para un dispositivo sincronizado en fc con una frecuencia de salida inferior a fc/2 se muestra en la Figura 3. El espectro de salida muestra la línea espectral de salida, fout, junto con las frecuencias de imagen por encima y por debajo de la frecuencia de reloj, y todos los armónicos hasta el tercero.

Diagrama de vista espectral de un DDS con una frecuencia de reloj del sistema fc y una frecuencia de salida fout.

Figura 3: Vista espectral de un DDS con una frecuencia de reloj del sistema de fc y una frecuencia de salida de fout que muestra los componentes de la frecuencia de salida hasta el tercer armónico del reloj. (Fuente de la imagen: Analog Devices)

El rango de la frecuencia de salida DDS es de 0 Hz al límite de Nyquist en fc/2. La formación sin(x)/x se debe a la señal cuantificada en el dominio del tiempo, como se muestra en la Figura 2. Los ceros de la función sin(x)/x se producen en la frecuencia de reloj y en todos sus armónicos. Se pueden aplicar correcciones de amplitud para cancelar la formación sin(x)/x con el fin de mejorar la planeidad de la amplitud en todo el rango de salida.

Se aplica un filtro de paso bajo con un corte pronunciado por encima del rango de frecuencia del DDS para reducir considerablemente la amplitud de las líneas espectrales por encima de Nyquist. Si el rango de frecuencia DDS se extiende a la frecuencia de Nyquist, entonces el filtro requeriría una pendiente de corte pronunciado infinita para excluir la frecuencia de imagen más baja sobre la frecuencia de reloj, que se superpondría a la frecuencia Nyquist. Esta es una de las razones por las que el rango de frecuencia DDS rara vez se extiende a la frecuencia Nyquist.

Diseño con CI para DDS comerciales

Hay muchas cosas para tener en cuenta a la hora de seleccionar y usar un DDS. Primero, considere la funcionalidad necesaria para las aplicaciones; el rango de frecuencia requerido, la amplitud y el rango de desviación, la forma de onda, la resolución y la capacidad de modulación. La pureza de señal es, generalmente, un factor a tener en cuenta al seleccionar una fuente de señales. El rango dinámico libre de espurios (SFDR), la distorsión armónica total (THD) y el ruido de fase son especificaciones clave, al igual que el consumo de energía, especialmente en aplicaciones móviles.

Un buen ejemplo de un DDS de baja potencia es Analog Devices’ AD9834BRUZ-REEL7 (Figura 4). Este dispositivo está controlado por una interfaz serial de tres hilos, que consume solo 20 milivatios (mW) de un suministro de 3 voltios. Puede emitir funciones de onda sinusoidal, de rampa y cuadrada, y tiene una frecuencia de reloj máxima de 50 megahertz (MHz), que se muestra en la figura como la entrada de reloj digital MCLK. Según el análisis anterior de Nyquist, esa frecuencia de reloj significa que puede emitir formas de onda de hasta 25 MHz.

Diagrama funcional interno de un DDS de baja potencia AD9834 de Analog Devices.

Figura 4: Diagrama funcional interno de un DDS de baja potencia AD9834 de Analog Devices. El dispositivo consume 20 mW de un suministro de 3 voltios y puede producir funciones de onda sinusoidal, de rampa y cuadrada de hasta 25 MHz. (Fuente de la imagen: Analog Devices)

El acumulador de fase tiene una longitud de 28 bits, lo que arroja una resolución de frecuencia de 0.186 Hz a una frecuencia de reloj de 50 MHz. El ruido de fase también depende de la calidad de la entrada MCLK y se muestra como una función de una desviación desde la portadora (Figura 5). En el caso del AD9834, el ruido de fase es de -120 dBc/Hz a una desviación de 1 kHz de la portadora para una FOUT de 2 MHz y una MCLK de 50 MHz.

El gráfico de ruido de fase depende de la calidad de la MCLK.

Figura 5: El ruido de fase depende de la calidad de la MCLK y se muestra como -120 dBc/Hz a una desviación de 1 kHz de la portadora para un FOUT de 2 MHz y una MCLK de 50 MHz. (Fuente de la imagen: Analog Devices)

El DAC incorporado tiene una resolución de 10 bits y el SFDR de banda estrecha suele ser superior a -78 dB.

Entre las características del AD9834 se incluyen registros de doble frecuencia y de fase para admitir tanto la modulación de frecuencia como la de fase. Además, la memoria de solo lectura (ROM) sinusoidal se puede omitir para conducir el DAC utilizando la salida del acumulador de fase para generar una función de rampa. El bit de signo está disponible en un pin de salida para suministrar una onda cuadrada para la generación de señal de reloj.

Con el objetivo de colaborar con el proceso de diseño, es frecuente que los proveedores ofrezcan buenas herramientas de selección para simplificar la tarea. El DDS AD9834 es compatible con Analog Devices' ADIsimDDS, una herramienta de diseño en línea e interactiva que permite a los diseñadores evaluar varias configuraciones, incluidas las frecuencias de salida, las palabras de sintonía y los relojes de referencia (Figura 6).

Imagen de la herramienta de diseño interactiva ADIsimDDS de Analog Devices

Figura 6: La herramienta de diseño interactiva ADIsimDDS de Analog Devices permite a los diseñadores experimentar con varias configuraciones de DD y opciones de filtrado. (Fuente de la imagen: Analog Devices)

El programa ADIsimDDS comienza con la selección de un producto DDS específico, en este caso el AD9834. El usuario ingresa la frecuencia de reloj del sistema y la frecuencia de salida deseada, y el programa calcula la palabra de sintonía para el acumulador de fase. Una pantalla de dominio de frecuencia muestra el espectro de la salida DDS, incluida la señal de salida, los armónicos, las imágenes DAC y los armónicos e imágenes del reloj. Se puede aplicar un simulador de filtro a la salida DDS para ver los efectos de distintos filtros en el espectro de salida.

Si el diseño requiere un mayor rendimiento y frecuencias, Analog Devices AD9952YSVZ-REEL7 tiene una frecuencia de reloj máxima de 400 MHz y puede producir señales sinusoidales de hasta 200 MHz con menor ruido de fase y un SFDR especificado a >80 dB a 160 MHz (desviación de ±100 kilohertz [kHz]) AOUT. Comparado directamente con el AD9834, su SFDR de banda estrecha suele ser de -70 dB a 20 MHz pero, por supuesto, esto depende de la frecuencia.

El AD9952 no usa una entrada MCLK. En su lugar, tiene un oscilador de reloj incorporado con un multiplicador PLL asociado que puede multiplicar el reloj por factores de 4 a 20 veces usando un solo cristal externo (Figura 7). El hecho de tener su propio reloj de sistema interno de (hasta 400 MSPS) permite que el DDS alcance su bajo ruido de fase de ≤ -120 dBc/Hz a una desviación de 1 kHz.

Diagrama del AD9952 de Analog Devices.

Figura 7: El AD9952 toma la entrada del cristal externo y genera su propio reloj de sistema interno para controlar mejor las condiciones necesarias para conseguir un mayor rendimiento, como así también un menor ruido de fase. (Fuente de la imagen: Analog Devices)

El AD9952 también cuenta con una profundidad del acumulador de fase de 32 bits y un DAC de 14 bits. El DDS se controla a través de una interfaz serial.

Para un rango de frecuencia más amplio, se encuentra Analog Devices AD9957BSVZ-REEL, que admite una frecuencia de reloj de hasta 1 gigahertz (GHz) con frecuencias de salida de hasta 400 MHz para aplicaciones de comunicación avanzadas. Con un acumulador de fase de 32 bits y un DAC de alta velocidad de 14 bits, este dispositivo está diseñado como un modulador en cuadratura y genera componentes en fase (I) y en cuadratura (Q) controlados por ocho registros de fase y frecuencia. Estos se utilizan para producir un flujo de datos modulado en cuadratura en la salida. Un filtro inverso opcional SINC (sin(x)/x) está disponible para compensar la formación sin(x)/x analizada anteriormente.

Estos son tres ejemplos de circuitos integrados DDS disponibles en el mercado que abarcan desde tareas de generación de señales simples hasta complejas.

Conclusión

Dado que los diseñadores tienen el desafío constante de mejorar el rendimiento, el tamaño, el costo y el consumo de energía del sistema inalámbrico, los DDS demuestran ser una buena opción. Brindan estabilidad digital, agilidad y repetibilidad a la generación de señales, al ofrecer múltiples formas de onda de salida y una capacidad de modulación avanzada, incluido el salto de frecuencia y de fase. Mientras se convierten en parte del kit de herramientas del diseñador, los proveedores también están simplificando su selección e integración mediante el uso de herramientas avanzadas que acortan el proceso de diseño.

Descargo de responsabilidad: Las opiniones, creencias y puntos de vista expresados por los autores o participantes del foro de este sitio web no reflejan necesariamente las opiniones, las creencias y los puntos de vista de Digi-Key Electronics o de las políticas oficiales de Digi-Key Electronics.

Acerca de este autor

Art Pini

Arthur (Art) Pini es un autor que contribuye Digi-Key Electronics. Tiene una Licenciatura en Ingeniería eléctrica de la City College of New York, y un Máster en ingeniería eléctrica de la City University of New York. Tiene más de 50 años de experiencia en electrónica y ha trabajado desempeñando funciones de ingeniería y marketing en Teledyne LeCroy, Summation, Wavetek y Nicolet Scientific. Le interesa la tecnología de medición y tiene experiencia con los osciloscopios, analizadores de espectro, generadores de formas de onda arbitrarias, digitalizadores y medidores de potencia.

Acerca de este editor

Editores de Digi-Key de América del Norte